Pipeline

Vue globale

Figure 1: Vue globale du pipeline implémenté dans Aubrac. Tous les différents étages possibles sont représentés, même si certains d'entre eux sont optionnels.

Home

Sous-menu HerdWareHerdWare
Sous-menu DocumentationDocumentation
- ISA
- Sous-menu MatérielMatériel
  - Sous-menu CommonCommon
    - Sous-menu MB4SMB4S
      - Protocole
  - Sous-menu ProcesseursProcesseurs
    - Sous-menu AubracAubrac
      - Sous-menu Front-endFront-end
        
        PC
        
        IF{0-2}
        
        IF3
        
        Paramètres
      - Sous-menu Prédiction de branchementPrédiction de branchement
        
        NLP
      - Sous-menu Back-endBack-end
        
        ID
        
        EX
        
        MEM
        
        WB
        
        GPR
        
        CSR
      - Sous-menu Hiérarchie mémoireHiérarchie mémoire
        
        Caches
        
        CLINT
        
        Timers
        
        HPM
      - Sous-menu TopTop
        
        Pipeline
        
        Processeur
        
        Paramètres
    - Salers
    - Sous-menu AbondanceAbondance
      - Top
  - Sous-menu I/OsI/Os
    - GPIO
    - UART
  - Sous-menu MémoiresMémoires
    - Hay
  - Sous-menu PlateformesPlateformes
    - Sous-menu CheeseCheese
      - Top
      - Cartographie mémoire
- Sous-menu LogicielLogiciel
  - ISA tests
Références
Glossaire

Aller plus loin

Langue
Thème